芯片制造和機械制造類似，制造廠都是通過接收不同客戶的設計圖紙來生產不同的產品。但不同的芯片圖紙和制造工序更加復雜，例如，先進工藝設計圖紙的圖層數可達數百層，制造工序多達上千步，制造約束相關的規則文件規模可從28nm的數萬行增長到先進工藝的數百萬行。如何保障設計圖紙的合規性，正確性，合理性，是芯片能否成功投產的關鍵。因此，對芯片設計圖紙（版圖）的檢查環節，被業界稱為signoff（簽核），此環節對應的EDA工具也被稱為物理驗證工具。芯片的版圖只有經過了signoff，才能交付制造廠生產。

物理驗證工具作為確保設計圖紙合規性、正確性的關鍵環節，主要包括：

• DRC（設計規則檢查）

其主要功能是檢查版圖能否在對應的工藝制程下制造來。例如，圖形的線寬線距太細，超過了工藝極限，是無法被生成出來的。這很像建筑業的"施工規范"，房屋的承重墻厚度、門窗的間距都需要符合安全標準才能穩固。

• LVS（版圖及原理圖一致性檢查）

其主要功能是從物理版圖中，提取出所有器件及參數，互聯網絡，并與芯片設計的原理圖數據進行一致性檢查，保障芯片功能的正確性。就像建筑業的監工，需要核對建筑圖紙與實際施工是否一致，對照設計圖檢查水電走線、房間布局是否正確，避免出現圖紙是三居室被建成兩居室，水電走線錯誤等問題。

• DFM（可制造性設計）

其主要功能是在芯片能夠被正確的制造出來的前提下，從良率和可靠性的角度出發來做版圖的合理性檢查和優化。例如，同一圖層的圖形密度分布不均勻，會導致芯片平整度不均，影響良率和可靠性，EDA工具需要檢查出不均勻的區域，并合理的填充圖形保持芯片平整度；特殊的圖像組合模式，在量產時，因工藝波動容易形成缺陷等。就像樓房的墻體，鋼筋密度局部過高，混凝土澆灌過程可能產生氣泡，影響質量。

• PERC（可編程式電汽規則檢查）

華大九天在物理驗證領域經過30余年的堅持與努力，在大量用戶及制造廠的千錘百煉下，已經形成了以Empyrean Argus產品線為中心的，針對模擬，射頻，存儲，數字，面板等各類芯片設計及制造的完整物理驗證解決方案，并取得了顯著的成績。

例如，在液晶面板領域，因制造和設計在同一公司，caliber并未借助產業分工形成壟斷，華大九天的物理驗證工具憑借技術和應用創新，形成了圓弧處理，偽錯去重等大量特色解決方案，深得用戶喜愛，已經占領中國95%以上的市場份額，成為了業界面板領域的signoff工具；

在泛模擬設計領域，深入挖掘設計需求，在電源管理芯片的高壓可靠性檢查覆蓋率，存儲芯片陣列層次處理與驗證性能，射頻定制規則等方面創新，助力數百億顆芯片的量產；在新興的chiplet應用領域，新應用帶來新技術需求，華大九天抓住技術變革的時間窗口，與先進封裝廠緊密合作，通過多芯片版圖集成驗證解決方案引領市場發展。

在數字設計領域，因先進工藝版圖數據量大，設計規則多，caliber工具的性能不足，成為制約設計者做設計迭代的瓶頸。華大九天從性能上直面技術挑戰，通過層次化與并行等算法創新，據息實現了2-5倍性能優勢，在正面競爭中取得了技術性優勢。

未來破解caliber和晶圓制造廠形成是生態壟斷，華大九天投入大量人力與晶圓制造廠商合作，通過工具認證和設計規則文件開發建設自主生態。據息工具目前已經通過三星，TowerJazz，XFab等海外廠商的認證，國內幾乎所有晶圓制造廠都在與華大九天合作，加速caliber設計工具和規則的遷移。

華大九天的物理驗證產品線在功能對標齊全的前提下，已經從技術及應用層面都呈現出超越之勢，在更多晶圓制造廠及設計公司的支持下，利用中國研發速度的優勢，定將打破壟斷，并通過技術優勢，助力中國芯片產業發展。