5月13日，#比亞迪 獲得了一項名為“碳化硅外延生長環(huán)和碳化硅外延生長裝置”的實用新型專利授權(quán)。該專利通過獨特的外延生長環(huán)設計，有效解決了碳化硅襯底在生長過程中的定位和保護問題，顯著降低了外延片的背面霧化面積，提高了霧化良率。這一技術(shù)突破對于提升碳化硅器件的生產(chǎn)效率和質(zhì)量具有重要意義，進一步鞏固了比亞迪在新能源汽車功率半導體領域的技術(shù)優(yōu)勢。

 昂拓科技：創(chuàng)新超聲加工裝置

5月12日，#昂拓科技（蘇州）有限公司披露了一項名為“一種碳化硅材料超聲波加工裝置”的專利（公開號CN119952542A）。該發(fā)明涉及超聲波加工設備領域，通過創(chuàng)新性地取消了氣缸等外部運動部件和PLC設置，并采用U字形刀夾套接刀柄，將供電模塊直接貼設于刀柄并通過固定工裝連接至機床主軸下方。這種設計簡化了設備結(jié)構(gòu)，減少了接觸面積和潛在干涉，并省去了多項檢測步驟，旨在提高碳化硅材料的超聲波加工效率和實用性。
 

 晶盛機電：聯(lián)合創(chuàng)新激光切割與坩堝技術(shù)

5月8日消息，#浙江求是半導體設備有限公司、#浙江晶瑞電子材料有限公司、#浙江晶盛機電股份有限公司 共同申請了“碳化硅晶錠激光切割方法及切割系統(tǒng)”的專利(CN119927468A)。該專利提出了一種新的激光切割方法，通過增設第二光束以相位調(diào)制的方式跟隨第一光束同步掃描，產(chǎn)生的壓應力可以抵消原有拉應力，以抑制裂紋擴展，從而降低碳化硅晶錠激光切割的損耗。

4月29日消息，國家知識產(chǎn)權(quán)局信息顯示，晶盛機電和寧夏創(chuàng)盛新材料科技共同申請了“石墨坩堝及其制備方法與應用”專利(CN119874408A)。該專利涉及一種石墨坩堝的制備方法，通過控制碳源、一元醇和水的比例以及加熱溫度，制備的石墨坩堝在合成碳化硅粉體時，可以有效隔離石墨坩堝和碳化硅粉體，防止二者粘連。
 

 寧德時代：研發(fā)新型硅碳復合材料

近期，#寧德時代 申請了一項關(guān)于硅碳材料及其制備方法與二次電池及用電裝置的專利（公開號CN119833588A）。該專利公開了一種新型硅碳復合材料，其特征在于包含具有貫通孔的多孔碳材料，位于貫通孔內(nèi)的納米硅晶粒，以及部分位于貫通孔壁且尺寸不小于多孔碳材料平均孔徑的碳化硅材料層。該硅碳材料旨在作為二次電池負極活性材料，以改善電池的循環(huán)性能。

 圣艾克半導體：研制高效研磨設備

4月24日，#圣艾克半導體（蘇州）有限公司獲得了一項名為“一種碳化硅研磨設備”的專利。該專利提供了一種高效、精確的研磨設備，能夠有效提高碳化硅材料的加工精度和表面質(zhì)量。該技術(shù)對于碳化硅襯底的后續(xù)加工和器件制造具有重要意義，有助于提升碳化硅器件的整體性能和可靠性。
 

 泰科天潤：優(yōu)化碳化硅VDMOS結(jié)構(gòu)

4月16日，國家知識產(chǎn)權(quán)局披露，#泰科天潤 獲得名為“一種抑制雙極退化的溝槽柵碳化硅VDMOS及其制備方法”（專利號CN119403163B）的專利授權(quán)。該專利專注于提升平面柵碳化硅VDMOS器件的可靠性，尤其針對柵極可靠性和體二極管性能進行了優(yōu)化。通過特定的襯底處理、外延生長以及多層阻擋層的運用和刻蝕、離子注入等工藝，該方法旨在改善器件的續(xù)流損耗和反向恢復速度，從而提高整體性能。

 斯達半導：創(chuàng)新雙工作模式SiC功率器件

4月18日，#斯達半導 獲得一項關(guān)于雙工作模式碳化硅功率器件結(jié)構(gòu)及其制作方法的發(fā)明專利授權(quán)。該專利的核心在于設計了一種能夠同時以雙極型（Bipolar）和金屬氧化物半導體場效應管（MOSFET）兩種模式工作的碳化硅功率器件。值得一提的是，該器件的制造工藝與標準的碳化硅MOSFET流程基本兼容，無需增加額外的復雜步驟。通過這種巧妙的結(jié)構(gòu)設計，斯達半導的這項技術(shù)旨在使功率器件能夠在不同的應用場景下靈活切換工作模式，從而兼具雙極型器件的低導通損耗和MOSFET器件的高開關(guān)速度優(yōu)勢，最終提升整體的功率轉(zhuǎn)換效率和系統(tǒng)性能。

 重慶青山：集成SBD于SiCMOSFET元胞

近期，#重慶青山工業(yè)有限責任公司 公開了一項名為“一種集成SBD碳化硅MOSFET元胞結(jié)構(gòu)及制備方法”的專利（公開號CN119967866A）。該發(fā)明通過在碳化硅MOSFET元胞結(jié)構(gòu)中集成肖特基勢壘二極管（SBD），并在不增加元胞尺寸的前提下進行結(jié)構(gòu)優(yōu)化，實現(xiàn)了更高的芯片溝道密度和更小的導通電阻，從而降低導通損耗，并在保證較低續(xù)流電壓的同時提高了芯片的導通效率