InFO-oS 扇出技術將支持基板上的多個 SoC 器件，第一個汽車小芯片工藝設計套件 (PDK) 將于今年年底推出，完整的 PDK 將于 2026 年初推出。

CoWoS-R 工藝將通過基板的中介層支持具有高性能 HBM 存儲器的 SOC。初始 PDK 很快就會推出，完整的 PDK 也將于 2026 年初推出。臺積電昨天在其歐洲技術研討會上表示，這些工藝將于 25 年第 4 季度通過 AEC Q100 Grade2 認證。

CoWoS 平臺包括最成熟的基于硅中介層的 CoWoS-S 和基于有機中介層的 CoWoS-L 和 R。汽車工藝建立在超過 150 個 CoWoS 客戶產品流片的經驗之上，截至本年底，已為超過 25 個客戶提供服務。

汽車也是 ESMC 合資工廠的關鍵，該工廠將于今年晚些時候開始建設，并于 2027 年實現量產。ESMC 是博世、英飛凌、恩智浦和臺積電的戰略合作和承諾，旨在為歐洲客戶提供 N28 和 N16 工藝技術

性能優化的3nm有望量產

作為臺積電春季技術研討會系列第二站的一部分，該公司提供了有關其 3 納米級工藝當前和未來狀態的最新信息。在當前一代 N3E 工藝的基礎上，該工藝技術的光學微縮技術 N3P 現已有望在 2024 年下半年進入量產。得益于這種微縮，N3P 預計將提供更高的性能與 N3E 相比，效率更高，晶體管密度更高。

隨著 N3E 已經投入量產，臺積電報告稱，他們在第二代 3nm 級工藝說明上看到了“巨大”的良率。據該公司稱，N3E 的 D0 缺陷密度與 N5 相當，與舊節點在其各自生命周期中同一點的缺陷率相匹配�？紤]到開發最后一代、更精細的 FinFET 技術會帶來額外的復雜性，這絕非易事。因此，對于臺積電的尖端客戶（例如剛剛推出 M4 SoC 的蘋果公司）來說，這使他們能夠相對較快地獲得改進工藝節點的好處。

臺積電一位高管在活動中表示：“N3E 按計劃于去年第四季度開始量產。” “我們已經看到客戶產品的出色產量表現，因此他們確實按計劃進入了市場。”

臺積電的N3E節點是N3B的寬松版本，消除了一些EUV層并完全避免了EUV雙圖案的使用。這使得生產成本更便宜，并且在某些情況下它擴大了工藝窗口和產量，盡管它是以一些晶體管密度為代價的。

同時，展望臺積電的未來，N3P 已完成資格認證，其良率表現接近 N3E。作為光學微縮技術，N3P 節點將使處理器開發人員能夠在相同漏電情況下將性能提高 4%，或者在相同時鐘頻率下將功耗降低 9%（之前范圍在 4% 至 10% 之間，具體取決于設計） ）。新節點還將“混合”芯片設計的晶體管密度提高 4%，臺積電將其定義為由 50% 邏輯、30% SRAM 和 20% 模擬電路組成的處理器。
 

雖然看起來最初的 N3（又名 N3B）的生命周期相對平靜，因為蘋果是其唯一的主要客戶，但 N3E 將被臺積電的廣泛客戶采用，其中包括許多業界最大的芯片設計商。

由于 N3P 是 N3E 的光學微縮版，因此它在 IP 模塊、工藝規則、電子設計自動化 (EDA) 工具和設計方法方面與其前身兼容。因此，臺積電預計大部分新流片將使用 N3P，而不是 N3E 或 N3。這是合乎邏輯的，因為 N3P 以比 N3 更低的成本提供比 N3E 更高的性能效率。

N3P 最重要的一點是，它有望在今年下半年投入生產，因此預計芯片設計人員會立即采用它。

“我們還成功交付了 N3P 技術，”臺積電高管表示。“它已經通過了認證，良率表現接近N3E。[工藝技術]也已收到產品客戶流片，并將于今年下半年開始生產。由于N3P的[PPA優勢]，我們預計N3 上的大部分流片都流向了 N3P。”