8月9日，據最新消息，華為新增多條專利信息，其中一條發明專利名稱為芯片堆疊結構及其形成方法。
據悉，該專利涉及的技術領域為芯片技術領域，尤其涉及一種芯片堆疊結構及其形成方法、芯片封裝結構、電子設備，該技術將被用于簡化芯片堆疊結構制備工藝。
據專利摘要，本申請實施例提供一種芯片堆疊結構及其形成方法、芯片封裝結構、電子設備，用于簡化芯片堆疊結構制備工藝，涉及芯片技術領域。該芯片堆疊結構包括：至少兩個堆疊設置的芯片，每個芯片包括布線層，布線層中設置有導電結構；其中，至少兩個堆疊設置的芯片包括：堆疊設置的第一芯片和第二芯片，第一芯片和第二芯片之間通過鍵合層電連接；鍵合層包括第一區域、環繞第一區域的第二區域，以及除第一區域和第二區域以外的第三區域，鍵合層的第一區域在第一芯片中的布線層上的投影與第一芯片的布線層中的導電結構至少部分重合；鍵合層的第一區域和第三區域中設置有金屬鍵合層。
此前有報道稱，由于美國禁令，華為無法采用美國芯片作為企業發展的基礎，因此華為開始注重自主研發芯片，尤其是在芯片堆疊和量子芯片相關技術上的研發上做出了不少的努力。
芯片堆疊技術是指將不同功能的芯片垂數組合在一起，使得整個芯片集成度更高，性能更優越。不少網友表示，華為這一專利可以讓兩顆14nm芯片疊加起來，最終達到甚至超過7nm芯片的水準。目前，這一說法尚未得到官方的證實。
不過，對于華為來說，芯片堆疊本身也是一個技術門檻較高的東西，要實現的困難不少，包括熱管理、電氣互聯、封裝和測試、制造技術等等，包括臺積電、AMD等廠商在芯片3D堆疊方面也花了很多時間和精力，以目前華為的技術實力和現實狀況，創造一個專利不難，但要很快實現則不太現實，這還需要和芯片制造廠商合作，共同攻克多個難題才行。
共0條 [查看全部] 網友評論