市場趨勢

經久耐用的電氣隔離

在系統的兩個（或多個）部分之間必須進行接地環路隔離時，就要采用電氣隔離。采用電氣隔離的主要原因有：

1、避免接地偏移（由電源開關的正常操作導致）影響系統的正常運行。

2、防止浪涌或脈沖損害系統的完整性。

3、保護人們免受有害電擊。

目前，德國 VDE 規范 DIN VDE V 0884-11:2017-01 (“VDE 0884-11”) 是電氣隔離柵極驅動器 IC 器件級標準的“黃金標準”。

VDE 0884-11 是任何電氣隔離半導體產品（即，不管是光學隔離、磁性隔離還是電容隔離）的第一個行業標準，不僅考慮了零時（即制造商測試產品時）的隔離柵特性。VDE 0884-11 還要求產品使用壽命為 20 年。為此，柵極驅動器 IC 要接受與時間相關的電介質擊穿（TDDB）壽命測試 tBD（擊穿時間），該測試的上限為 37.5 年（見表 1）。

而眾所周知的器件級隔離標準中（如 UL 1577、IEC 60747-5-5 或同時到期的 VDE 0884-10）沒有產品使用壽命的要求。

由于 VDE 0884-11 是德國標準，因此該標準已與在很大程度上類似的國際 IEC 60747-17 標準合并，IEC 60747-17 標準于 2020 年 9 月 20 日發布。

VDE 0884-11 標準中含有一個不容忽視且非常重要的聲明：

“只有在安全等級范圍內才能保證安全的電氣隔離。應通過適當的保護電路確保符合安全等級。”

在人們需要防止觸電時，這句話尤為重要。

表 1.器件級隔離標準概述

設想一下半橋中最壞的情況：高邊 MOSFET 柵極-漏極短路，而低邊 MOSFET 導通。在這種電氣過載（“EOS”）情況下，我們可以觀察到有超過 600 A 的電流流向柵極驅動器 IC 輸出端。因此，為了保護柵極驅動器 IC 輸出端，我們為柵極電阻 (R1) 補充了抑制二極管 (D1)（見圖1）。抑制二極管為柵極驅動器輸出端提供了旁路，將電流引導至半橋中點。因此，我們只要選擇了合適的應用設計，那么柵極驅動器 IC 從輸出端到輸入端的隔離功能就能保持不變。

圖1.EOS 測試裝置

除了要保持這種隔離功能外，采用模塑化合物覆蓋的裸露金屬通常不可見，即，必須保持封裝的完整性。

EOS 測試表明，柵極驅動器 IC 在 IC 輸入端嵌入隔離柵后（如英飛凌科技股份有限公司的 EiceDRIVER™ 2EDR 系列），即使沒有抑制二極管 D1，也能滿足這兩項要求。

多個進步領域

UVLO 輸出級啟動時間較短

由于高邊柵極驅動器 IC的自舉電源是一種非常經濟高效的解決方案，因此該解決方案很常見。因此，高壓 LLC 中的半橋和全橋（典型值 400 V 直流總線電壓），或低壓 DCDC 轉換器（例如，48 V 至 12 V）初級側的硬開關全橋通常都帶有自舉電路。

柵極驅動器 IC UVLO 啟動時間較短，從多方面為自舉式設計提供了優勢：

a.快速正常系統啟動。

b.欠壓保護后的 LLC 啟動時間較短，例如超過 200 ms，這通常等同于 10 個電源周期。

c.系統級保護激活后，重啟釋放時的 LLC 啟動時間較短。

d.在自舉電路升壓期間，由于高邊與低邊 PWM 操作不對稱，主電源變壓器不會出現飽和狀態。

當在自舉高邊使用典型 UVLO 啟動時間為 2 µs 的雙通道電氣隔離柵極驅動器 IC時，在半橋可以開始工作之前，只會跳過四個高邊脈沖(前提是高邊 VDD 上升被視為典型值)。而類似的柵極驅動器 IC，其 UVLO 啟動時間為 10 µs 或更長，通常會跳過 10 個或更多高邊脈沖。這就大大延長了半橋工作的開始時間（圖 2）。

圖2. 最先進的雙通道隔離柵極驅動器 IC 的 

UVLO 啟動時間比較

合適的 UVLO 關斷時間

在達到 UVLO 觸發的輸出級關斷時，其主要目標是能足夠快地保護開關器件免受熱過載。

同時，如果只是間歇降至 UVLO_off 閾值以下，則不應關斷開關級。

實際經驗表明，500 ns 的關斷延遲是不錯的選擇，這可以避免 V_DD 上的噪聲或振鈴（例如由負載跳躍引起）引發意外的輸出級關斷。

有源輸出鉗位

輸出鉗位的目的是在柵極驅動器電源仍低于 UVLO_on 閾值的同時確保輸出級安全關斷。這降低了半橋自舉啟動過程中的直通風險。

在電源電壓高于 UVLO_on 閾值時，柵極驅動器 IC 預計會將控制輸入傳遞到輸出級，即輸出端不再鉗位，而是跟隨輸入端信號。

在自舉半橋級中，當低邊切換為升壓電容充電時，由高邊開關的 C_GD 和 C_GS組成的容性分壓器會導致 V_GS 超過其導通閾值。柵極驅動器 IC 輸出鉗位的目的在于避免 V_GS 超過此導通閾值，并有效地使其短路。而如果輸出鉗位沒有發生，此時高邊開關與低邊開關同時導通，就會形成半橋直通。

先進的柵極驅動器 IC 帶有輸出鉗位電路，電路會在低至 1.2 V 的 V_DD 電平下激活，非常適合高邊開關的“教科書式”啟動（見圖 3）。

圖3.有源輸出鉗位比內置 RC 鉗位的輸出級響應更快。

與此相反，如果柵極驅動器 IC 帶有內置慢速RC 鉗位電路，則在半橋的啟動期間會出現一定程度的直通，直到最終 VDD 值高到足以激活輸出鉗位電路為止。這并非理想情況，因為這會導致開關器件的電氣過載。

具有可配置死區時間的直通保護

在半橋中引入死區時間的目的在于，在開關關斷后、半橋另一側導通前，使開關尾電流衰減。否則，就可能發生直通事件。超結功率 MOSFET （例如英飛凌科技股份有限公司的 CoolMOS™）的典型衰減時間在 300 ns 內。

在正常工作的系統中，在控制器 IC 中運行的軟件滿足這一死時間。這樣一來，控制器 IC 就可以管理該開關級的有效占空比。在確定軟件控制的死區時間時，控制器 IC 硬件、操作系統和應用軟件的實時性能都起到了作用。因此，基于軟件的有效死區時間通常不會小于 300 ns。但在大多數情況下，這一死區時間要長得多。

為了防止基于軟件的死區時間控制出現故障，柵極驅動器 IC 內置的直通控制和死區時間控制可作為第二級安全機制來防止直通事件。

現代雙通道隔離柵極驅動器 IC 通過外部電阻實現了可配置的死區時間設置。死區時間從 10 ns 到 1000 ns 不等，選擇空間大。因此，這種柵極驅動器 IC 非常適用于各種功率開關技術，包括氮化鎵 (GaN) 功率開關。死區時間精度可達 +/-15%。實際上，這通常比基于 IC 的死區時間控制的實際控制要精確得多。

封裝創新

雙通道電氣隔離柵極驅動器 IC，采用 150 mil 和 300 mil DSO 封裝，通常采用 14 引腳配置。在柵極驅動器 IC 級，傳統的 16 引腳配置與越來越流行的 14 引腳配置之間的區別在于，先前輸出端的“空”腳實際上已不存在（圖 4）。

這樣就能實現額外的 PCB 頂級布線。或者，由于由此產生的通道間爬電距離增加到了 3.4 mm（參考 IEC 60664-1，I 級污染），因此可以實現高達 1025 VRMS的通道間功能隔離電壓。

電氣隔離柵極驅動器 IC 的封裝尺寸非常重要，設計人員現已可選用無引腳 4x4 mm² 封裝。相對于默認的 5x5 mm² 封裝尺寸，4x4 mm² 柵極驅動器 IC 節省了 36% 的 PCB 面積。輸入輸出隔離額定值相當于 V_ISO=2250 V_RMS (UL 1577)。

大多數現代雙通道低邊柵極驅動器 IC 雖然帶有兩個輸入端，但這些輸入端通常與固定電位相連，這意味著輸入端實際上并未使用。那么，這種輸入端存在的原因是什么，尤其是當想要實現高功率密度時？

圖4. 14 引腳與 16 引腳 DSO 封裝比較。

雙通道低邊柵極驅動器 IC 采用 6 引腳封裝（如有引腳 SOT-23，甚至像 TSNP 等無引腳超小型 1.1x1.5 mm² 6 引腳封裝），是非常實用且經濟高效的解決方案（圖 5）。這樣一來，柵極驅動器 IC 的所有優勢都將得以體現，例如數字導通/關斷特性、界定的 UVLO、5 A 強輸出級、個位數 ns 傳播延遲精度。同時，最大限度地降低了 PCB 面積占用，提高了 PCB 布局的靈活性。

圖5. 采用小尺寸封裝的雙通道低邊柵極驅動器 IC 示例

結論

柵極驅動器 IC 集成了電氣隔離，該功能已經從認證為僅在零時狀態下有效的產品特征發展成為規定產品工作壽命為 20 年的產品特性。借助適當的應用設計，隔離功能和封裝完整性即使在嚴重的電氣過載情況下，也絲毫不會受到影響。

縮短 UVLO 啟動時間加快了系統啟動速度，也避免了主電源變壓器出現飽和狀態。合適的 UVLO 關斷時間可防止開關器件出現熱過載，還有助于在 VDD 噪聲或振鈴情況下保證工作穩健性。

雖然柵極驅動器電源仍低于 UVLOon 閾值，但有源輸出鉗位為柵極驅動器 IC 輸出端提供了一條低阻抗接地路徑。這種最通用的方法可以避免在自舉啟動過程中出現半橋級擊穿事件。

柵極驅動器 IC 硬件內置可配置擊穿保護和死區時間控制，這些功能是重要的二級安全機制。封裝創新移除了未使用的引腳（以前稱為“空”腳），而且封裝尺寸也越來越小。